下一代高性能端侧 AI 手机的多层 FOWLP 与 HBM 发展

关于端侧 AI 手机的高性能需求，下一代 HBM 与多层堆叠 FOWLP 封装的发展正进入关键阶段。业内消息显示，相关技术正在推进，旨在提升移动设备的算力密度与能效，以满足端侧 AI 的应用场景。

据了解，该方案计划在移动设备上实现更高的带宽和更丰富的 IO 容量，并通过高密度封装提升整机性能。实现路径包括对芯片制造流程进行模塑处理、将布线扩展到外围并使用铜柱支撑，以防止变形并增强结构强度。

若验证可行，在同等面积条件下理论上能显著提升带宽与 IO 能力，带宽与 IO 的提升幅度可能在 15% 到 30% 之间，并有利于在受限的芯片空间内集成更多的接口。

不过，铜柱直径较小时，稳定性可能出现弯曲或断裂等风险，因此该方案采用 FOWLP 技术加强整体结构。先对芯片进行模塑，再向外扩展布线并承载铜柱的支撑，减少热膨胀带来的问题。

当前，LPDDR 等主流内存仍以引线键合为主，IO 数量受限、信号损耗较高、散热不足，直接照搬现有方案存在挑战。业内普遍认为，新一代 Exynos 或同等平台的版本将率先应用此方案，并逐步扩展到手机、平板等移动设备。