半导体逻辑折叠突破摩尔极限

在2026年的国际电路与系统研讨会上，研究团队正式提出了名为“τ定律”的核心原则，旨在为行业长期发展提供指导，并标志着在晶体管密度和系统性能提升方面的重大突破。

摩尔定律长期面临物理极限与经济效益的双重挑战，传统的几何缩微进展放缓、成本优势减弱。在此背景下，提出的“τ定律”提出了不同路径：以时间缩微取代传统的几何缩微，系统性降低时间常数τ。通过逻辑折叠等自主创新技术，目标是在不完全依赖工艺迭代的前提下，压缩芯片内部信号传播时延，从而提高晶体管密度，推动半导体性能的持续进化。

值得关注的是，“τ定律”并非仅限于理论研究。相关团队表示，基于这一原则的技术路径，过去六年内已设计并量产多款定位各异的芯片。此外，预计在今年秋季发布的高端移动芯片将全面应用逻辑折叠技术，带来显著的性能提升。按照现有技术迭代速度的预测，到2031年，基于该定律开发的高端芯片，其实际等效晶体管密度将达到当前1.4纳米制程芯片的水平。

“τ定律”还建立了覆盖基础器件、底层电路、芯片设计到终端系统的多层级协同优化体系。谈及行业前景，研究团队强调半导体发展将越来越依赖开放合作，期待在这一全新技术路径下，与全球科学家、工程师以及产业链伙伴紧密协作，共同推动全球半导体与电子产业的持续进步。