韩国团队开发芯片堆叠新工艺：超薄芯片可稳定堆叠10余片，瞄准AI存储瓶颈

据科技日报援引相关论文消息，韩国工业技术研究所和浦项科技大学科学家开发出一项新的半导体芯片堆叠工艺，可稳定堆叠10余片超薄半导体芯片，并实现约为商用高带宽存储器（HBM）4倍的集成密度。相关研究成果已发表于新一期《工程成果》杂志。对于正在快速扩张的人工智能计算系统而言，这类更高密度的存储集成方案，可能为缓解AI训练与推理中的存储带宽和容量压力提供新的技术路径。

新工艺解决的是“堆得更高、还要更稳”的问题

HBM之所以成为AI加速器的重要配套技术，核心在于它通过垂直堆叠存储芯片并与计算芯片近距离连接，显著提升数据传输效率。随着大模型参数规模、上下文长度和多模态数据吞吐持续增长，AI系统对存储的需求不再只是“容量更大”，还包括带宽更高、延迟更低、单位面积集成度更强。

此次韩国团队提出的新工艺，重点在于让10余片超薄半导体芯片能够稳定堆叠。来源显示，该方案实现的集成密度约为商用HBM的4倍。这意味着在相近空间内，未来理论上可以放入更多存储单元，或在相同存储目标下减小封装面积，为AI芯片、先进封装和高性能计算系统带来设计弹性。

不过需要注意的是，论文成果并不等同于立即量产。芯片堆叠涉及晶圆减薄、键合、热管理、良率控制、封装可靠性等多重环节。新工艺能否进入商用供应链，还要看其与现有制造设备、材料体系和成本模型的兼容性。

为什么AI行业格外关注存储堆叠技术

在AI算力体系中，GPU、AI加速器等计算单元往往是最受关注的部分，但真正影响系统效率的，还包括数据能否及时送到计算核心。大模型训练中，海量参数与中间激活数据需要不断读写；推理场景中，长上下文、多并发请求也会放大存储访问压力。若存储带宽不足，计算芯片即使拥有很高峰值算力，也可能出现“等数据”的情况。

因此，HBM近年来成为AI服务器的重要资源，也推动存储厂商与封装厂商加速迭代。此次新堆叠工艺的意义，在于从结构层面继续提高垂直集成能力。对AI硬件来说，更高集成密度可能带来更紧凑的系统设计、更短的数据路径以及更高的单位面积性能，这与当前数据中心追求能效和空间利用率的方向一致。

• 对AI训练：更高密度存储有助于支撑更大模型和更复杂训练任务的数据供给。
• 对AI推理：在长上下文、智能体、多模态应用中，存储访问效率可能成为体验和成本的关键变量。
• 对硬件生态：先进封装、存储、AI芯片设计之间的协同重要性将进一步提升。
• 对产业竞争：HBM之外的新型堆叠方案，可能成为下一阶段高性能存储技术路线的观察点。

影响与解读：存储瓶颈正在成为AI基础设施竞争核心

过去两年，AI产业讨论最多的是模型能力和算力供给，但随着应用进入规模化部署，基础设施瓶颈正在变得更加具体：电力、散热、网络、存储与封装都会影响最终成本。此次研究所指向的“约4倍集成密度”，虽仍需等待更多工程验证，却反映出一个趋势：AI硬件创新正在从单纯提升计算芯片性能，转向计算、存储、封装一体化优化。

对于中文科技读者和产业观察者来说，这一成果值得关注的并不是某一项实验室指标本身，而是它说明先进封装与高密度存储正在成为AI时代的关键底座。未来AI服务器不只比拼GPU数量，也会比拼存储带宽、封装集成能力和系统级能效。谁能在这些环节形成稳定、可量产、成本可控的方案，谁就可能在AI基础设施竞争中获得更强话语权。