何庭波提出韬定律与莫邪小组七年攻关芯片研发进展

5月27日消息，在5月25日举行的2026国际电路与系统研讨会上，某知名企业的董事兼半导体业务部总裁何庭波提出了“韬（τ）定律”。这一观点被广泛解读为在全球半导体领域内具有前瞻性与引领意义的新方向。

按照这一思路，该企业在过去六年已完成38款芯片的设计并推进量产。何庭波同时表示，预计到2031年，该公司高端芯片的晶体管密度有望达到相当于1.4纳米制程水平的技术指标。

在5月26日公开的一次专访中，何庭波进一步解释称，当晶体管尺寸难以继续单纯通过缩小尺度来提升时，若要持续提升算力，就不能只依赖空间维度的压缩，而需要向时间维度寻求突破。她指出，核心问题在于尽量减少等待、传输、同步以及计算过程中的时间损耗。

用更直观的比喻，这类似于把一座“平面城市”改造成“立体城市”：通过增加更多直接通达的通道，路径被缩短，整体运行效率也随之提升。何庭波强调，所谓逻辑折叠不仅在于结构的堆叠，更关键的是重构信息传输路径，真正目标是让系统更快完成任务。

报道还提到，2019年5月，在外部制裁压力出现后，何庭波通过内部公开信宣布将芯片“备胎”转正。随后公司内部组建了名为“莫邪”的工作小组。尽管名称为“小组”，实际参与人数达到数万。该团队坚持七年攻关，付出大量心血，为公司在关键技术上的战略突破提供了重要支撑。

“莫邪”一名源自中国古代铸剑传说，也象征基础研发的长期投入与敢于奉献的精神。何庭波借此强调，芯片研发不可能一蹴而就，背后需要大量研发人员在长期高压环境中持续坚持与投入。

她还透露，该公司计划在今年秋季推出新一代芯片，成为首款全面采用逻辑折叠技术的产品。她表示，这并不能简单等同于“2纳米”级别，因为该技术并非以传统几何尺度来定义；但从性能、集成度与晶体管密度等多项指标来看，与此前产品相比将实现显著提升。

她同时表示，未来5到10年，该公司有信心继续沿着“韬（τ）定律”的方向推进，随着时间推移，这条技术路线的优势也将愈发明显。

据介绍，这款预计在今年推出的新一代芯片，与传统2D设计相比，晶体管密度可提升53.5%，达到238 MTR/mm²；其P核能效提升41%，峰值频率提升12.7%。

按照“韬（τ）定律”的推进节奏推算，到2026年，该芯片P核频率有望达到3.1GHz。若以此前披露的数据为参照，基于现有型号的基准提升，结果也将接近3.1GHz。

此外，随着频率与晶体管密度的进一步提升，预计到2031年相关芯片的晶体管密度将达到400+ MTR/mm²，主频将达到5.0GHz。