高层称台湾地区在3D封装与芯片堆叠领域仍领先约十年

5月29日消息，在最近举行的国际电路与系统研讨会（ISCAS 2026）上，一家知名半导体企业的总裁正式提出“韬（τ）定律”，旨在为全球半导体与电子产业的发展提供新的技术演进思路。

讨论聚焦于通过芯片堆叠突破先进制程瓶颈的方向，成为行业关注的焦点，并引发多方热议。

据介绍，所谓“逻辑折叠”是“韬定律”中的关键技术之一。其核心在于将原本铺设在二维平面上的电路，通过三维折叠与垂直互连实现堆叠，从而将关键路径布线长度缩短约50%至80%，并显著降低信号传输中的 RC 负载。

据公开数据，相比某代际架构，晶体管密度显著提升，达到约238 MTR/平方毫米，换算起来每平方毫米的晶体管数量达到约2.38亿。就理论指标而言，这一水平已接近业界的高端工艺水平。

对于这一路线，一位行业领袖在5月28日回应称，这确实是一项重要突破，但尚不足以对全球领先的晶圆代工与封装厂形成决定性威胁。他指出，相关在3D封装与芯片堆叠方面的布局与实践，仍然保持约十年的领先优势。

据悉，该领袖在当周晚间曾宴请供应链高层，出席者几乎涵盖了全球半导体与电子产业中的重要企业代表。

随后在接受媒体采访时，该领袖再次谈及相关新技术。他表示，领先企业在芯片堆叠与3D封装方面的布局已持续多年，整体技术能力相当成熟。

他进一步指出，采用此类方案后，即便不再进一步缩小制程节点，仍有机会将芯片中的晶体管数量提升到原有两倍，甚至达到三到四倍。从技术路径来看，这一方向是可行的，但相关企业在该领域已积累多年。

关于CoWoS等先进封装产能紧张的问题，知名领袖坦言，全球供应链当前承受压力，但他同时表示，整体对相关产业生态的信心依旧强烈，并提到，与其合作的企业在过去一年中的股价表现显著上涨。

此外，领袖还强调，区域需要更充足的能源支持。无论是芯片制造、先进封装、计算机生产，还是AI数据中心建设，都高度依赖稳定且充足的电力供给。他表示，区域不应仅承担全球代工角色，更应由青年才俊、高校及各行业共同推动本地AI应用与发展处于领先地位。

[[[IMG_1]]][[[IMG_2]]][[[IMG_3]]]