AMD披露Instinct MI455X：2nm芯粒、432GB HBM4与Helios机架对标英伟达NVL72

据IT之家消息，AMD在美国旧金山举行的年度活动 Advancing AI 2026 上，由董事会主席及首席执行官苏姿丰公布了下一代 AI 加速器 Instinct MI455X 的更多细节。这款面向数据中心与大模型训练、推理场景的GPU，采用多芯粒与先进封装设计，核心XCD使用台积电2N GAA工艺，整卡配备432GB HBM4显存，并将通过Helios机架级架构把72颗GPU纳入统一相干域，明显瞄准英伟达NVL72及下一代Rubin平台。

MI455X采用多芯粒封装：3200亿晶体管与台积电2N工艺

来源显示，Instinct MI455X GPU拥有3200亿个晶体管，基于先进封装技术构建。其设计包含4个加速器复合芯粒XCD，这些XCD通过混合键合堆叠在Fabric与缓存芯粒FCD之上；同时，2个FCD采用台积电CoWoS-L封装，并连接6个HBM4堆和2个I/O Die。

在制造工艺上，AMD将最关键的XCD放在台积电先进的2N GAA环绕栅极工艺上，以提升性能与能效；FCD和I/O Die则使用台积电N3P工艺。这样的分工延续了AMD在高端GPU上的chiplet路线：把不同功能模块放在合适工艺节点上，以平衡性能、成本、良率与封装复杂度。

架构层面，MI455X基于CDNA 5。AMD将此前“计算单元”相关的基础构建单元重新称为“工作组处理器”（Work Group Processor）。MI455X的WGP数量与前代MI355X保持一致，为256个，但内部执行方式有变化：波前宽度由64位调整为32位。AMD称，这有助于改善指令延迟与寄存器压力，并提高与不同AI tensor tile交互时的灵活性。

计算与内存规格同步提升：432GB HBM4成关键卖点

从AI工作负载看，MI455X的重点并不只是堆算力，还包括数据搬运与显存规模。来源提到，CDNA 5改进了张量数据搬运单元，并加入多播读取支持，目标是提升芯片内部与多GPU场景中的数据移动效率。AMD还改进了超越数学单元，其吞吐量相较CDNA 4翻倍，可加速softmax等AI模型中的关键函数。

在理论峰值算力方面，MI455X的低精度推理性能提升明显。其OCP MXFP4性能可达40.26 PFLOPS，理论上约为前代MI355X的4倍；Matrix FP16/BF16为5.03 PFLOPS，Vector FP32与Matrix FP32均为315 TFLOPS。来源还将其与英伟达Rubin部分规格比较，称MI455X在部分FP32场景下具备优势。

• 显存容量：MI455X配备12堆栈HBM4，总容量432GB。
• 显存带宽：总带宽达到23.3TB/s。
• 机架规模：Helios架构可整合72颗MI455X GPU。
• 统一相干域：72颗GPU的显存可被纳入统一相干域，利于大模型并行与内存调度。

显存系统是MI455X最醒目的部分。相比来源中提到的英伟达首款Rubin GPU配置——288GB HBM4、最高22TB/s带宽，MI455X在单GPU显存容量上更激进。在72-GPU Helios机架下，AMD方案可聚合31.1TB显存；来源称这比英伟达Vera Rubin的20.7TB总容量高出50%。

影响解读：AMD正在从“单卡追赶”转向“机架级竞争”

对中文AI产业读者而言，MI455X的意义不仅是一张更强的加速卡，而是AMD在AI基础设施竞争中的策略变化。过去数据中心GPU竞争常围绕单卡算力、显存与带宽展开；如今大模型训练和推理越来越依赖整机柜互联、统一内存视图、调度软件与集群效率。Helios把72颗MI455X GPU放进统一相干域，正是对英伟达NVL72生态的直接回应。

不过，硬件参数并不等同于最终市场表现。AI客户在部署时还会考量软件栈成熟度、框架兼容、集群稳定性、供货节奏与总体拥有成本。AMD在硬件规格上给出了高显存、高带宽和先进制程组合，但要真正撬动大模型客户，还需要ROCm生态、系统厂商适配以及云服务商部署继续跟进。

总体来看，MI455X代表AMD下一阶段AI加速器的高端路线：用2nm级XCD提升核心性能，用HBM4扩大模型承载能力，再用Helios机架级架构补齐多GPU协同。随着英伟达Rubin平台推进，2026年前后的AI硬件竞争将不再只是芯片规格之争，而会进一步升级为“GPU、内存、互联、封装与软件生态”的系统级竞争。