英特尔披露 18A-P 工艺细节：0.5V 低压频率提升 30%，将用于 Diamond Rapids 与 Nova Lake

据 IT之家 8 月 26 日消息，在 Hot Chips 2026 会议期间，英特尔公布了 Intel 18A-P 制程技术的更多细节。来源显示，基于量产芯片的直接测试，18A-P 在 0.5V 工作电压下可实现 30% 的频率提升，并将率先应用于 Diamond Rapids 至强处理器和 Nova Lake 酷睿处理器。相比 18A，18A-P 不是简单的工艺迭代，而是在晶体管、供电、互连和散热等多个层面继续强化，目标是同时覆盖低功耗能效与高性能频率需求。

18A-P 的核心变化：GAA、背面供电与 Power Boost 协同

英特尔此次强调，18A-P 继续以 RibbonFET 全环绕栅极晶体管和背面供电为基础。RibbonFET 属于 GAA 晶体管路线，其特点是栅极可以从多个方向包围沟道，从而改善对阈值电压和电流的控制能力。对于低电压运行场景，这类晶体管有助于提升能效和稳定性。

背面供电则把供电路径从晶圆背面引入，减少芯片正面金属互连中的供电拥塞与 IR 压降。来源提到，英特尔 Fellow Eric Fetzer 表示，背面供电在高电压下尤其有利于减少供电损耗，而 GAA 晶体管更适合在低电压环境中发挥优势。两者结合，使 18A-P 可以在高、低电压区间分别获得收益。

英特尔称，与 18A 制程相比，18A-P 在相同功耗下性能提升超过 9%；在相同性能下，功耗可降低超过 18%。与 Futurum Research Group 合作披露的研究结果也显示，18A-P 针对不同电压区间进行了优化：低电压下强调能效，高电压下则释放更高频率潜力。

• 0.5V 低电压下，基于量产芯片测试，频率提升 30%。
• 相同功耗下，18A-P 性能提升超过 9%。
• 相同性能下，功耗降低超过 18%。
• 通过新增金属层、器件选项和热设计改进，进一步改善频率、功耗和布线瓶颈。

不只是晶体管：互连、散热和器件组合也在升级

来源显示，18A-P 扩展了 RibbonFET 产品组合，提供面向不同设计目标的器件选项。其中，W1 和 W1.5 面向低功耗和低电容设计，W3P 面向高性能设计，并结合 Power Boost 技术，在不增加电气负载的情况下实现约 10% 的运行速度提升。

在器件层面，18A-P 相比 18A 将 NMOS 器件外部电阻降低 20%，PMOS 器件降低 12%，并在相同电容条件下提供更高电流和更高频率。这意味着工艺改进并不只体现在某一个峰值指标上，而是围绕实际 CPU 核心在不同负载下的运行状态进行优化。

高性能芯片还会受到互连延迟、布线拥塞和散热能力限制。为降低 RC 延迟，英特尔在金属层堆栈顶部增加两层粗金属层。据介绍，这些低电阻互连可在 1.1V 下带来约 3% 的频率提升，在 0.65V 下带来约 2% 的频率提升，同时降低约 2% 的功耗。散热方面，英特尔通过材料改进和 EDA 驱动的热设计方案，使键合堆栈热导率提升 50%，整个堆栈热阻改善约 20% 至 40%。

影响解读：面向 AI 规模计算，先进工艺重新成为平台竞争焦点

从产品落地看，Diamond Rapids 将成为率先采用 18A-P 的数据中心处理器之一，Nova Lake 酷睿处理器也将采用该制程。来源显示，Diamond Rapids 最多将配备 256 个核心，核心数量达到上一代产品的两倍。随着核心数量增加，内存带宽和数据供给能力会成为关键瓶颈，因此英特尔将 I/O 区域移动至封装中央，让不同核心获得更均衡的内存访问，这一设计主要面向 AI 规模计算负载。

对于 AI 与高性能计算市场而言，单纯堆核心并不足以带来线性性能增长。工艺能效、供电网络、片上互连、封装布局和内存访问需要协同优化，才能支撑大规模推理、训练辅助计算和数据中心通用负载。18A-P 的意义在于，它把 GAA 与背面供电从技术展示进一步推向量产产品，并试图在低压能效与高压频率之间取得更大覆盖面。

英特尔还提到后续正在研发钌互连和三维逻辑堆叠等技术。资料显示，采用减法式钌互连并结合空气隙后，互连电容相比铜可降低约 35%；未来逻辑堆叠则计划让不同逻辑层沿垂直方向堆叠，以缩短信号传输路径。若这些技术逐步成熟，先进制程竞争将不再只是晶体管尺寸之争，而会延伸到供电、互连、封装与系统架构的整体能力。