我国自研 AI 芯片在上海亮相：14 纳米实现 520 万亿次浮点运算，主打软件定义与三维近存计算

据央视新闻报道，7 月 13 日，我国首颗采用软件定义与三维近存计算技术的 AI 芯片在上海正式亮相。来源显示，这颗芯片基于 14 纳米制程工艺，实现了每秒 520 万亿次浮点运算的算力表现。与单纯追逐更先进制程不同，该芯片的核心看点在于通过底层架构创新提升算力效率，尝试走出一条不依赖制程微缩的高端算力发展路径。

对于当前 AI 产业而言，算力芯片不仅关系到大模型训练与推理的成本，也关系到智算中心、行业 AI 应用和软硬件生态的可持续发展。此次亮相的产品同时发布了配套全栈软件工具链，并覆盖从单张加速卡、AI 服务器到液冷超节点和大规模智算集群的产品体系，意味着其目标并不止于单颗芯片展示，而是面向规模化落地的算力基础设施。

架构创新：软件定义芯片提升资源利用率

来源摘要显示，该芯片采用的软件定义芯片技术，可以让硬件资源根据不同任务进行动态调配。对于 AI 计算来说，不同模型、不同算子、训练与推理阶段的负载特征差异很大，如果硬件资源无法灵活匹配任务需求，就可能出现算力峰值很高、实际利用率不足的问题。

软件定义芯片的思路，是通过软件编程来定义和配置部分硬件功能，让同一块芯片更灵活地适配不同计算任务。这类设计强调“可调度、可重构、可优化”，并不只是堆叠计算单元，而是希望把算力利用效率纳入架构设计本身。对开发者和企业用户而言，若工具链成熟，这种路线有望在多模型、多场景部署中降低适配成本。

三维近存计算：直面 AI 芯片的“存储墙”瓶颈

除了算力峰值，访存带宽是 AI 芯片能否高效运行的关键指标。报道称，该芯片通过三维垂直堆叠技术，将计算单元与存储单元紧密集成，使访存带宽达到每秒 6.4TB，从架构上缓解长期困扰芯片设计的“存储墙”问题。

所谓“存储墙”，指的是处理器计算速度提升很快，但内存访问速度和数据搬运效率跟不上，导致计算单元经常等待数据，进而限制整体性能。大模型训练和推理往往需要频繁访问参数、激活值和中间数据，若数据搬运成为瓶颈，再高的理论算力也难以完全转化为实际吞吐。

三维近存计算的价值在于缩短计算与存储之间的数据传输路径，并提升带宽与能效。来源中提到，这一路线将计算单元与存储器在垂直方向上进行三维堆叠集成，从而减少传统架构下数据来回搬运带来的性能损耗。

产品体系与软件生态同样关键

AI 芯片能否真正进入产业应用，不能只看单点性能，还要看软件生态和系统级交付能力。此次同步发布的全栈软件工具链兼容主流深度学习框架，并形成了较完整的产品体系，这对商业化落地尤为重要。

• 芯片层面：基于 14 纳米工艺，实现每秒 520 万亿次浮点运算。
• 架构层面：采用软件定义与三维近存计算结合的路线，提高资源调配能力与访存效率。
• 系统层面：覆盖加速卡、AI 服务器、液冷超节点和大规模智算集群。
• 生态层面：配套全栈软件工具链，并兼容主流深度学习框架。

影响解读：高端算力不只是一场制程竞赛

业内认为，这一成果标志着我国在高端算力芯片领域探索出以架构创新替代单纯制程追随的新路径。对国内 AI 产业来说，这一方向具有现实意义：先进制程固然重要，但高端算力的竞争还包括存储架构、互连能力、软件工具链、系统散热、集群调度和开发者生态等多重维度。

从产业角度看，若该芯片及配套系统能够在大模型训练与推理场景中持续验证稳定性、兼容性和能效表现，将有助于丰富国产智算基础设施选择。尤其在大模型应用加速落地的背景下，企业更关注可获得、可部署、可维护的算力供给，而不仅仅是单颗芯片的峰值指标。

当然，AI 芯片从发布到大规模应用仍需要经历软件适配、模型迁移、集群稳定性、开发者生态建设等环节。此次亮相释放出的信号是：国产 AI 芯片正在从“追参数”转向“做体系”，通过架构、软件和系统协同来提升整体竞争力。这也将成为未来国内智能计算产业链发展的重要观察方向。