群创发布 Chip Last 型 FOPLP 平台：面向 AI/HPC 先进封装，计划 2027 年下半年量产

据 IT之家 9 月 1 日消息，群创光电（InnoLux）首次对外公布 Chip Last 型 FOPLP（扇出型面板级封装）先进封装平台，并计划在 2027 年下半年进入量产阶段。来源显示，这一平台将面向 AI 与 HPC（高性能计算）下一代先进封装供应链，重点瞄准高密度异质整合需求。对于正在快速扩张的 AI 加速器、服务器芯片与高带宽互连市场而言，面板级封装被视为提升产能效率、降低单位成本的重要路径之一。

从 Chip First、TGV 到 Chip Last，群创补齐 FOPLP 技术拼图

群创此前已推出 FOPLP 家族中的 Chip First 与 TGV 技术，此次新增的 Chip Last 平台，意味着其在扇出型面板级封装上的技术组合进一步扩展。与传统封装路线相比，FOPLP 的核心思路是利用更大面积的面板制程承载芯片封装流程，从而在生产效率与规模化制造方面取得优势。

此次发布的 Chip Last 技术平台，重点面向高密度异质整合。来源摘要显示，该方案结合多层 RDL（重布线层）与嵌入式核心两大架构。RDL 是先进封装中用于重新分配芯片 I/O 连接的重要结构，多层 RDL 能够承载更复杂的互连需求；嵌入式核心则有助于提升封装结构稳定性，并服务于更高性能芯片系统的集成。

在 AI/HPC 场景下，芯片系统不再只是单颗处理器的竞争，而是计算芯片、存储、互连与封装能力的综合竞争。GPU、AI 加速器、ASIC 与高速存储之间需要更高密度、更低延迟的连接方式，这也是先进封装持续升温的背景。

620mm × 670mm 面板尺寸：以显示制造经验切入封装效率竞争

为加速 FOPLP 研发与产能建设，群创采用了业界最大的 620mm × 670mm 面板尺寸。来源显示，这一尺寸将服务于多层 RDL 面板级封装以及类 CoPoS-L 先进封装平台，并带来更高生产效率。

面板级封装与晶圆级封装的一个关键差异，在于生产载板面积。更大尺寸面板理论上可在单次工艺中处理更多封装单元，因此有机会改善吞吐量与制造成本。不过，面板尺寸扩大也会带来翘曲控制、线宽线距一致性、良率管理等挑战。群创此次披露的技术能力中，线距与线宽均可低至 2μm，显示其试图将显示面板制造积累迁移到更精细的半导体封装环节。

• 量产时间：Chip Last 型 FOPLP 平台预计 2027 年下半年投入量产。
• 目标市场：面向 AI、HPC 等高性能芯片系统的先进封装供应链。
• 技术组合：结合多层 RDL 与嵌入式核心架构，服务高密度异质整合。
• 制造基础：采用 620mm × 670mm 面板尺寸，并将既有 TFT 显示厂房改造为先进封装产线。

配套测试与垂直整合，决定能否进入 AI 芯片供应链

除了 Chip Last 平台本身，群创还为 Chip First 型 FOPLP 开发了配套的面板级测试解决方案。据来源显示，该方案最多可同时测试 64 颗新品，测试效率提升 50% 至 80%。对于先进封装来说，测试能力并非附属环节，而是影响良率、交付节奏与客户导入速度的关键能力。

群创还表示，将既有 TFT 显示厂房改造为先进封装生产线，以缩短产品上市时间。对这类企业而言，能否把原有显示产业中的大面积制程、洁净室、设备管理与量产经验转化为半导体封装能力，将直接影响其在先进封装市场中的竞争位置。

来源还提到，群创可提供从裸晶测试、封装到成品测试的一站式垂直整合服务。这对 AI/HPC 客户具有现实意义：高端芯片的供应链通常涉及设计、晶圆制造、封装、测试与系统集成多个环节，任何一个环节的延迟都可能影响最终产品上市。若封装厂商能提供更完整的服务链条，将有机会增强客户黏性。

影响解读：AI 算力扩张推动先进封装“面板化”探索

从产业趋势看，AI 算力需求持续推高先进封装的重要性。随着芯片制程微缩成本上升，业界越来越依赖异质整合、Chiplet、多层互连等方式提升系统性能。FOPLP 的吸引力在于，它试图用更大面积、更接近面板制造的方式提升封装效率，从而为高性能芯片提供除传统晶圆级封装之外的补充路线。

不过，群创的 Chip Last 型 FOPLP 距离量产仍有一段时间，真正进入 AI/HPC 供应链还需要经过客户验证、良率爬坡和可靠性测试等阶段。对于中文科技读者而言，这一消息值得关注的核心并不只是单一封装技术发布，而是显示面板厂商正在加速向半导体先进封装延伸，AI 算力产业链也因此出现更多跨界竞争者。