SK 海力士拟 2028 年把 High NA EUV 用于 DRAM 量产，先进内存工艺竞争升温
据 IT之家 9 月 11 日消息，参考路透社此前报道，SK 海力士在一份声明中表示，目标是在 2028 年将 High NA（高数值孔径）EUV 光刻图案化工艺应用于 DRAM 大规模生产。同一时间，ASML 已宣布与台积电、三星电子、英特尔合作，推动 High NA EUV 生态系统向面积更大的 12 英寸掩膜（光罩）演进。来源显示，SK 海力士目前正评估是否加入这一联盟。对于正在被 AI 服务器、HBM 高带宽内存和先进制程需求拉动的存储产业而言，这一动向意味着 DRAM 制造正在进入更依赖新一代光刻能力的阶段。
High NA EUV 为什么成为 DRAM 厂商关注焦点
EUV 光刻已经是先进半导体制造中的关键工具，而 High NA EUV 则被视为进一步提升图案化能力的重要路线。简单来说，High NA 通过更高数值孔径来提升成像能力，有助于在更小线宽、更复杂图案下保持制造精度。对于 DRAM 来说，单颗芯片容量提升、单位面积存储密度提高，以及功耗和性能优化，都离不开更精细的图案化能力。
与逻辑芯片相比，DRAM 具有高度重复的存储单元结构，但随着工艺节点继续推进，制造难度并不会因此降低。相反，图案边缘控制、层间对准、良率稳定性等问题会更加突出。SK 海力士把时间点指向 2028 年，说明厂商并非只是在试验室验证技术，而是在为未来几代先进 DRAM 的量产窗口做准备。
三星、美光同步推进，存储先进制程路线趋同
来源还提到，三星电子在同日新闻稿中确认，计划在 2028 年将 High NA EUV 技术用于先进 DRAM 内存的大规模生产。美光此前也曾表示，计划为第 7 代 10nm 级 DRAM 工艺 1δ（1-delta）导入最新一代 EUV 光刻设备。也就是说，全球主要 DRAM 厂商都在围绕 EUV 及其下一代能力规划后续工艺。
从产业节奏看，这并不只是设备采购问题，而是一个完整生态的迁移。ASML 推动与台积电、三星电子、英特尔合作，并将 High NA EUV 生态系统转向 12 英寸掩膜，意味着光刻机、掩膜、材料、检测、工艺开发和量产验证都需要协同调整。SK 海力士是否加入相关联盟，将关系到其能否更早参与生态规则、工艺标准和供应链适配。
- SK 海力士目标时间：2028 年将 High NA EUV 图案化工艺用于 DRAM 大规模生产。
- 产业联盟进展：ASML 已与台积电、三星电子、英特尔合作推进 High NA EUV 生态。
- 三星规划：同样计划在 2028 年把 High NA EUV 用于先进 DRAM 量产。
- 美光路线：计划在 1δ DRAM 工艺中导入最新一代 EUV 光刻设备。
影响解读：AI 内存需求倒逼制造技术升级
近年 AI 训练与推理基础设施快速扩张，让内存技术的重要性显著上升。无论是服务器 DRAM、图形显存，还是与 AI 加速器绑定更紧密的 HBM，高容量、高带宽、低功耗都成为核心指标。先进 DRAM 的制造能力，最终会影响 AI 服务器的系统性能、能效和供货节奏。
High NA EUV 的导入并不会立刻改变当前 DRAM 市场格局，但它代表了头部厂商对下一阶段竞争门槛的判断。谁能更顺利地把新一代光刻能力转化为稳定良率和可控成本，谁就更可能在高端内存与 AI 相关供应链中占据主动。对于中文科技读者而言，这条消息的重点不只是“某家厂商采用新设备”，而是先进内存正在与先进光刻生态更深度绑定。
需要注意的是，High NA EUV 的产业化仍涉及设备交付、工艺验证、掩膜体系和成本结构等多重变量。SK 海力士目前表述为“目标”在 2028 年用于量产，同时也仍在评估是否加入相关联盟，因此后续进展仍需观察。但可以确定的是，围绕 2028 年前后的先进 DRAM 量产窗口，三星、SK 海力士、美光之间的技术竞赛已经提前展开。