从三强竞争演变为四家争夺，2纳米的竞争已悄然展开。
无论是行业老牌的台积电和三星，还是与先进制程竞争的英特尔，甚至是刚刚崭露头角的日本RAPIdUS，均把目光聚焦于2025年，纷纷宣称将首发2纳米技术。
2025年不仅是2纳米制程的重要年份，更可能是代工行业格局重塑的转折点。那么，到底哪家会摘得桂冠呢？
争先恐后
让我们来看看各家在2纳米技术上的时间表。
作为行业领头羊，台积电计划于2025年如期推出2纳米工艺，并在下半年实现量产。此技术的重大转变在于采用纳米片晶体管（Nanosheet），取代了FinFET，标志着台积电正式进入GAA时代。
有报道称，台积电已经开始2纳米工艺的预生产，英伟达和苹果有望成为其首批客户。
一直在“坐二望一”的三星在3纳米中率先采用GAA架构，因此在2纳米上也势在必得。其最新的第二季度财报显示，2纳米GAA的开发已顺利推进。
三星还公布了2纳米量产的具体时间表：2025年将首先将该技术应用于移动终端；到2026年适用于采用背面供电技术的高性能计算；到2027年扩展至汽车芯片。
另一方面，英特尔也在迅速行动。自其IDM2.0战略实施以来，英特尔全力以赴，力图在“四年五个制程节点”的目标中取得成功，其中Intel 20A和Intel 18A分别对应2纳米和1.8纳米制程。英特尔对这两项技术寄予厚望，甚至激进地宣布Intel 20A计划在2024年上半年投入使用，而Intel 18A也将在2024年下半年提前进入大规模生产，誓言实现先发制人。
作为后来者，承载日本半导体复兴使命的RAPIdUS同样不甘示弱，近期公布了生产计划，预计将在2025年试产2纳米，采用IBM的2纳米GAA技术，目标是在2027年实现大规模量产。
2025年或将成为2纳米技术的“华山论剑”之年。然而，业内人士指出，谁能率先实现量产并非最重要，三星虽然率先量产3纳米，但首发仅在挖矿芯片上，意义有限。同时，各家2纳米的物理尺寸也有所不同，不能简单比较。
反超机会？
对于三星和英特尔而言，2纳米工艺的竞争具有重要意义，因为它们均视此为超越对手、重返先进制程领先地位的关键。
这背后又是什么让他们充满信心呢？
从三星的角度看，因其在3纳米制程中率先采用GAA架构，已经获得了在先进制程方面的先发优势。此外，三星开发的MBCFET晶体管专利技术也为其2纳米工艺增添了竞争筹码。三星表示，相较于7纳米FinFET，MBCFET可将功耗降低50%，性能提升30%，并将晶体管占用面积减少45%，从而提供了卓越的设计灵活性。
如果说每一代工艺都有其独特之处，那么背面供电（BSPDN）技术无疑将对2纳米之战产生重要影响。据称，相较于前端供电网络（FSPDN），BSPDN的性能提升了44%，能效提高了30%，各大巨头也纷纷为此布局。
在这一技术领域，英特尔似乎走在了前面。该公司将在Intel 20A制程中率先采用RibbonFET架构（相当于GAA架构），并结合另一突破性技术背面供电PoweRVia，这对于晶体管微缩至关重要，有助于解决日益严重的互连挑战，提升芯片性能和能效。通过这两项技术的结合，英特尔相信这将是一个新的FinFET时代，类似于2012年英特尔在22纳米制程中引入FinFET的辉煌。
值得注意的是，英特尔在第二季度宣布已在产品级测试芯片上实现了PoweRVia，相较于台积电和三星领先了两年，这为英特尔的反超提供了巨大优势。
有消息称，台积电计划在2026年推出N2P工艺，该工艺也将采用背面供电技术，而三星也将在2纳米工艺中引入BSPDN技术。
相比之下，2纳米是台积电首次从FinFET切换至GAA架构，意味着在架构迁移上相对“落后”于三星。尽管台积电声称在N2硅的良率和性能方面取得了“扎实的进展”，但业内也存在对其2纳米GAA工艺良率“翻车”的风险的质疑。
前知名分析师陆行之直言，如果台积电的研发速度过慢，2纳米可能会像3纳米一样，面临3到4年的间隔而被超越。他提到，“一些设备商对英特尔的2纳米和1.8纳米进度表示看好，台积电内部也显得紧张，处处打探消息。”但他同时承认，台积电的执行力依旧强大。
尽管如此，台积电的整体实力仍不容小觑。赛亚调研认为，台积电和三星更有可能率先实现2纳米量产，因为这两家在先进制程的良率和量产方面表现较为出色。
集微咨询也分析认为，台积电和三星在先进工艺技术领域稳步推进，积累了更为全面和扎实的经验，因此在向2纳米推进过程中率先实现的概率较高。虽然英特尔在7纳米上取得了一定进展，但在5纳米和3纳米节点的量产和磨合经验仍需积累，直接跳至2纳米面临挑战。
先进封装的X因素
虽然2纳米的竞争如火如荼，但先进封装的重要性也不可忽视。
先进封装与制程工艺密切相关，其在提高芯片集成度、增强互联和优化性能方面起着关键作用，成为系统性能提升的重要保障。为了在工艺节点上获得更大的优势，押注先进封装成为三大巨头的“显性”选择。
近年来，英特尔、三星和台积电持续稳步投资于先进封装技术，各自的成绩也相当显著。
从整体来看，台积电在先进封装领域依旧处于领先地位。台积电在该领域已获得可观的收入，并进入关键技术布局阶段，未来的投入规模将持续扩大。尤其是在AI产能需求不断上升的背景下，台积电正积极扩充第六代2.5D先进封装技术CoWoS的产能，预计投资约28亿美元建设先进封装厂，计划于2026年底建成，2027年第三季度开始量产，月产能将达到11万片12英寸晶圆，涵盖SoIC、InFO及CoWoS等先进封装技术。
半导体专家莫大康指出，台积电在CoWoS的产能大幅提升将对其争取2纳米订单大有裨益。此外，双管齐下的发展策略也让台积电的竞争优势愈加巩固。
英特尔同样不甘示弱。经过多年的技术探索，该公司相继推出了EMIB、FOVeRos及Co-EMIB等多种先进封装技术，不断提升互连密度、功率效率和可扩展性。今年5月，英特尔发布了先进封装技术蓝图，计划将传统基板替换为更为先进的玻璃材质基板，以追求新的突破。同时，英特尔还在硅光模块中布局CPO（共封装光学）技术，以优化算力成本。在先进封装领域，英特尔有望与台积电展开竞争。
三星也在积极追赶。针对2.5D封装，三星推出的I-Cube封装技术可与台积电的CoWoS相抗衡；在3D IC技术方面，三星2020年推出了X-Cube封装。此外，三星计划于2024年量产可处理比普通凸块更多数据的X-Cube封装技术，并预计在2026年推出比X-Cube处理更多数据的无凸块型封装技术。
然而，有分析指出，尽管三星在2.5D先进封装方面已有多年布局，但其前道代工业务相对较弱，影响了其先进封装业务的进展，客户相对较少。不过，由于台积电的CoWoS在短时间内难以满足客户需求，三星有望获得部分订单，并且其在存储器、处理器芯片的设计、制造到先进封装业务的优势也将为其带来竞争力。
赛亚调研指出，未来的竞争将更加注重异构芯片的整合能力。例如，MI300封装将3纳米GPU与5纳米CPU芯片整合在一块，这种整合能力对提升芯片性能和效能至关重要。因此，未来的竞争将围绕这一能力展开。
全面考验
尽管表面上看各大巨头势均力敌，但2纳米的考验远不止首发那么简单。莫大康指出，尽管这些巨头的技术进步路径大致相同，并且都使用ASML的高NA光刻机，但良率、客户粘性和服务等因素将会影响2纳米的量产进程。
赛亚调研也提到，各家厂商的量产进程受多种因素影响，包括技术难度、资金投入、设备与材料支持等。
“根据目前的评估，台积电和三星将继续是2纳米制程的主要代工厂商，因为在先进制程的良率和量产规模方面表现出色。”赛亚调研指出，“英特尔在技术研发方面虽具一定优势，但其晶圆代工主要专注于自家产品，与外部客户的合作较为有限，这对其突破先进制程的良率和量产稳定性带来了挑战。而日本RAPIdUS虽然拥有强大的研发资源，但主要集中在AI及超级计算机等相关产品，优先建立自己的先进工艺供应链以服务日本客户，经济规模的量产尚待时日。”
其中，良率至关重要，毕竟2纳米制程的晶圆代工报价约为24570美元，成本如此之高，低良率将是巨大的负担。
追溯历史，尽管台积电与三星均已开始3纳米芯片的量产，但即便是最领先的台积电也仍在努力提升5纳米的良率。连台积电都无法保证何时3纳米量产的良率能达标，因此对于日本RAPIdUS来说，实现2纳米的量产，低良率无疑将成为致命的关键。
影响良率的因素众多，集微咨询指出，这涉及高NA光刻机、工艺优化、设计水平和经验等。“良率需要不断优化提升，如果某家厂商的良率高于竞争对手一个数量级，客户可能会因良率选择将订单从A家转至B家，存在很大的变数。”
