成立1.4nm工艺研发团队 探索更先进工艺

随着半导体工艺逐步进入5nm以下，制造过程的复杂性和成本持续上升。摩尔定律的物理极限约在1nm左右，进一步降低工艺尺寸将面临严重的量子隧穿问题，这可能导致晶体管的失效。

各大厂商在实际应用中的先进工艺尺寸往往有所夸大，因此理论上的1nm工艺仍然存在。台积电在去年组建了专门的团队研究1.4nm工艺，最近其CEO刘德音表示，团队已经开始探索更先进的工艺技术。

1.4nm工艺的下一个目标是1nm，这也是整个半导体行业所追求的。去年，IMEC欧洲微电子中心发布的技术路线图显示，2nm工艺之后将迎来14A，也就是1.4nm工艺，预计在2026年投入应用，之后则是A10工艺，即1nm，预计在2028年问世。

不过，实际量产的时间可能会晚于2028年，因为新技术的实现往往不会一帆风顺。

在2nm节点后，新的工艺研发和生产中，EUV光刻机也需要进行重大升级。ASML预计将在2026年推出下一代High NA技术的EUV光刻机EXE:5000系列，将数值孔径（NA）从目前的0.33提升至0.55，以进一步提高光刻分辨率。

然而，下一代EUV光刻机的成本也相当高，预计售价将从目前的1.5亿美元上涨至4亿美元以上，最终价格甚至可能达到30亿美元，这对厂商的成本控制能力提出了更高的要求。

[[[IMG_1]]]

[[[IMG_2]]]

[[[IMG_3]]]